|
ウエハ三次元積層技術はここまで来た
＜2002年6月10日＞
Tachyon Semiconductor によって開発されたウエハ積層技術は、多機能SOCデバイスの速度と集積化に先例のない飛躍を与える。既に、ロスアラモス国立研究所もこの技術に注目している。
現在、SOCデバイスは一枚のシリコンウエハの上に、沢山の異なる種類の素子で構成されている。本質的に異なるエレメントを一枚のウエハに搭載することは、製造プロセスの歩み寄り（妥協）が必要であるため、各エレメントにとっては、必ずしも最適なプロセスになっていない。
Tachyonのウエハ積層技術は、最適なプロセスによって作られたエレメントを持つウエハを別々に用意し、それらを重ねてくっつけ、シリコンウエハを貫通している沢山の穴（ビア）により配線接続できる。この技術は雑誌エレクトロニックデザインの2002年トップテンに選ばれたように、注目技術の一つである。
エネルギー省（DOE）翼下のロスアラモス国立研究所(LANL)が開発しているデバイスにこの積層技術を取り入れるため、カリフォルニア大学とTimension
Inc.から下請けを受けた。マイクロプロセッサー、フラッシュメモリ、FPGA（programmable logic）及び、DRAMを作り込んだ別々の層によって、SOCデバイスを構成するという契約内容になっている。
(http://www.us.design-reuse.com/ )
＜2003年6月30日＞
Tezzaron Semiconductor Corp（正式にはTachyon Semiconductor Corp.として知られている）は、今年末までに３次元シリコンを可能にする段階に達する。
チップ実装の専門家達は、マルチウエハの積層技術を開発した事を既に明らかにしている。
Tezzaron（Naperville）のシンガポール子会社Tachyon Semiconductor Corpがこの技術を開発した。
直径が３、４インチから８インチのウエハを重ねる。各ウエハは垂直に埋め込まれた小さなコネクタのパターンを持っている。接続のプロセスは自社所有のスーパービア(Super-Vias)技術が使われる。
ウエハ間の位置ズレは1/3ミクロン以内、スーパービアの直径は４ミクロン、１平方ミリの中に14000個。ビアは銅で埋められており、放熱体（ラジエーター）としての役割も持つ。また、放熱をよくするため、ウエハの厚さが僅か13ミクロンに薄くされている。
(http://eetimes.com)
|
